M2351KIAAE
M2351KIAAE以Arm® Cortex®-M23為核心，內建Armv8-M架構和TrustZone®技術，可將傳統的韌體安全提升至更安全的軟體安全防護。
M2351系列微控制器運行頻率可高達 64 MHz ，內建 512 KB 雙區塊 ( Dual Bank ) 架構快閃記憶體 ( Flash ) ，可支援Over-The-Air ( OTA ) 韌體升級，並內建 96 KB SRAM 。此外，M2351 系列提供高性能外設介面，如 UART ， SPI ，I²C，GPIO，USB和ISO 7816-3，其安全性與多元的功耗管理模式使得物聯網應用的創新更臻便捷。
關鍵特性：
| • | 安全核心 | ||
| - | Arm® Cortex®-M23 核心 | ||
| - | ARM®v8-M架構之TrustZone®技術 | ||
| - | 32 位 元單週期硬體乘法器； | ||
| - | 32 位 元17週期硬體除法器 | ||
| - | 高達8個安全區記憶體保護單元； | ||
| - | 高達8個非安全區記憶體保護單元 | ||
| - | 8個Security Attribution Unit ( SAU ) 記憶體區域 | ||
| • | 記憶體 | ||
| - | 高達512 KB 雙區塊 ( Dual Bank ) 架構快閃記憶體 ( Flash ) ，支援同時讀寫。 | ||
| - | 高達96 KB SRAM ，首32 KB 可執行同位元檢查 | ||
| - | 4 KB Flash 為使用者程式載入器 ( LDROM ) | ||
| - | 易於實現產品生命週期管理 ( PLM ) 的2 KB 通用 OTP | ||
| - | 32 KB 安全啟動唯獨記憶體 ( Secure Boot ROM ) | ||
| - | ISP / ICP / IAP 編譯 | ||
| - | 外部總線介面 ( External Bus Interface, EBI ) 支援至多 1 MB 的外部定址空間 | ||
| • | 電源管理 | ||
| - | 正常運行模式：97 μA/ MHz ( LDO 模式 ) ;45 μA/ MHz ( DC-DC 模式 ) | ||
| - | 待機模式: 36 μA/ MHz ( LDO模式下、CPU clock停用 ) ;17μA/ MHz ( DC-DC模式下，CPU clock 停用 ) | ||
| - | 掉電模式：20 μA | ||
| - | 待機掉電模式：3.0 μA | ||
| - | 深度掉電模式：4.0 μA ( 帶VBAT ) | ||
| - | 深度掉電模式：1.5 μA ( 不帶VBAT ) | ||
| - | VBAT供電予實時時鐘：2.5 μA ( 80位元備用暫存器 ) | ||
| • | 加密與安全性 | ||
| - | 真實亂數產生器 ( TRNG ) | ||
| - | AES 256/ SHA 384/ 3-DES/ DES | ||
| - | 橢圓曲線密碼加速器 ( ECC ) | ||
| - | CRC計算單元 | ||
| • | 通訊介面 | ||
| - | 至多11個 UART 介面 ( 可達10.66 MHz ) ，包含3個 ISO-7816-3 介面、6個RS-485、6個IrDA及2個LIN介面 | ||
| - | 至多5個I²C介面 ( 可達1 Mbps ) ，包含至多3個I²C SM Bus/ PM Bus | ||
| - | 至多7個 SPI 介面 ( 可達64 MHz ) ，包含4個I²S介面，外加1個Quad- SPI 介面 | ||
| - | 高達5個I²S介面，其中4個I²S與4個 SPI 共用。 | ||
| - | 安全數位輸出/輸入介面 ( SDIO ) ( 可達50 MHz ) | ||
| • | 進階連接 | ||
| - | USB 2.0全速裝置OTG控制器及內置PHY | ||
| - | 1個CAN介面可達1Mbps ( CAN 2.0A and 2.0B 標準 ) | ||
| - | 支援無石英震盪器 ( Crystal-less ) USB | ||
| • | 操作特性 | ||
| - | 運行速度可達64 MHz | ||
| - | 電壓範圍：1.7V 至 3.6 V | ||
| - | 溫度範圍：- 40 ℃ 至 +105 ℃ | ||
| - | 可選式核心電壓：於正常運行模式與待機模式下可選擇1.26V或1.2V | ||
| • | 封裝 ( RoHS ) | ||
| - | LQFP 128-pin | ||